(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-245943

(43)公開日 平成7年(1995)9月19日

| (51) Int.Cl. 8 | | 識別記号 | 庁内整理番号 | FΙ | 技術表示箇所 |
|----------------|--------------|-------------|-------------|---------------|---|
| H02M | 3/28 | I | 2 | | |
| | | F | | | |
| | | | | | |
| | 7/21 | _ | № 9180 — 5H | | |
| | | 2 | Z 9180-5H | 審査請求 | 未請求 請求項の数2 OL (全 7 頁) |
| (21)出願番号 |) | 特願平6-34973 | 1.5 | (71)出顧人 | 390013723 |
| | | | | | ネミック・ラムダ株式会社 |
| (22) 出願日 | | 平成6年(1994)3 | 1月4日 | | 東京都品川区東五反田1丁目11番15号 |
| | | | | (72)発明者 | コーリン プライス |
| | | | | | 東京都品川区東五反田1丁目11番15号 ネ |
| | | | | (go) Send +s | ミック・ラムダ株式会社内 |
| | | | | (72)発明者 | |
| | | | | | 東京都品川区東五反田 1 丁目11番15号 ネ ミック・ラムダ株式会社内 |
| | | | | (74) (P-10) J | 弁理士 牛木 護 |
| | | | | 八型八里八 | 开型工 干水 Q |
| | | | | | |
| | | | | | |
| | | | | | |
| | | | | | |


(54) 【発明の名称】 スイッチング電源装置

(57) 【要約】

【目的】 主トランスの構造を複雑化させることなく、 MOS型FETを充分に動作させる。

【構成】 主トランス21の二次側に、二次整流回路とし てのFET33, 34を設ける。また、主トランス21の二次 巻線21B, 21C間に、ドライブトランス31の一次巻線31 Aを接続する。このドライブトランス31の二次巻線31 B, 31 Cから F E T 33, 34に、駆動信号を交互に供給す るように構成する。

【効果】 FET22のスイッチングに同期して、FET 33.34を動作させるのに充分な電圧の駆動信号がFET 33, 34に供給される。



【特許請求の範囲】

【請求項1】 主トランスの一次巻線に印加される直流 入力電圧をスイッチング素子のオン、オフ動作により断 続して所定の直流出力電圧を得る電力変換回路と、前記 主トランスの二次巻線に誘起した電圧を整流するMOS 型FETと、前記主トランスの二次巻線両端にその一次 巻線が接続され二次巻線から前記MOS型FETに駆動 信号を供給する前記主トランスとは別体のドライブトランスとからなることを特徴とするスイッチング電源装 置。

【請求項2】 前記ドライブトランスに補助巻線を巻回し、この補助巻線に前記スイッチング素子をオン、オフ制御する制御回路の補助電源回路を設けたことを特徴とする請求項1に記載のスイッチング電源装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、MOS型FETにより 主トランスの二次側に誘起された電圧を整流する同期整 流方式のスイッチング電源装置に関する。

[0002]

【従来の技術】一般に、この種のスイッチング電源装置は、電力変換回路により一次巻線に印加される直流入力電圧をスイッチング素子によりスイッチングして、所定の直流出力を得るようにしているが、主トランスの二次巻線に誘起した電圧を整流する二次整流回路としてダイオードを用いた場合、このダイオードの順方向電圧降下によって電源装置の効率が低下するという問題点がある。

【0003】図4は、こうした電源装置の効率を改善す るべく、二次整流回路にMOS型FETを用いたプッシ ュプル形コンバータの一例を示したものである。同図に おいて、1, 1 A は直流入力電圧 Vinが供給される入 力端子、2は入力端子1、1A間に接続されるコンデン サであり、入力電圧Viはスイッチング索子たる2個の MOS型FET3, 4のオン、オフ動作により、主トラ ンス5の一次巻線5A、5Bに交互に印加される。一 方、主トランス5の二次側には、整流ダイオードに代わ り主トランス5の二次巻線5C、5Dの一端に接続され た一対のMOS型FET6、7と、チョークコイル8 と、平滑コンデンサ9が設けられ、主トランス5を構成 する補助巻線5日、5Fの一端が抵抗10、11を介してF ET6、7のゲートに接続される。そして、これらの各 素子により、直流入力電圧Viを直流出力電圧Voに変 換する電力変換回路12が構成される。

【0004】パルス幅制御回路13は、抵抗14、15を介してFET3、4を交互にオン、オフさせ、いずれか一方のFET3、4がオン状態のときに主トランス5の一次巻線5A、5Bに比例した電圧を二次巻線5C、5Dに誘起させる。このとき、FET3がオン状態となり、二次巻線5C、5Dの非ドット側よりも、ドット側の電位

が高くなれば、補助巻線5 EからF E T 6 のゲートに駆動信号が与えられ、F E T 3 に同期してF E T 6 がターンオンする。したがって、二次巻線5 C からF E T 6 を介して、出力端子16,16 A に出力電圧 V o が供給される。これに対して、F E T 4 がオン状態となり、二次巻線5 C 、5 D のドット側よりも、非ドット側の電位が高くなれば、補助巻線5 F からF E T 7 のゲートに駆動信号が与えられ、スイッチング素子4に同期してF E T 7 を介して、出力端子16,16 A に出力電圧 V o が供給される。また、双方のF E T 3 、4 が共にオフ状態のときには、チョークコイル8 から出力端子16,16 A に出力電圧 V o が供給される。

[0005]

【発明が解決しようとする課題】上記従来技術においては、FET6.7を整流ダイオードの代わりに用いた場合、従来に比べて電源装置の効率を向上させることができるが、主トランス5に補助巻線5E.5Fをさらに巻回して、FET6.7に所定の駆動電圧を供給しなければならず、トランス構造の複雑化およびコストの上昇を招いていた。また、このような事態を避けるために、二次巻線5C.5Dに誘起された電圧を直接FET6.7のゲートに駆動信号として印加する方法も有るが、出力電圧Voが5V以下、例えば2Vや3.3V程度の低電圧では、FET6.7をターンオンさせるのに充分な駆助電圧が得られず、比較的出力電圧Voの高い特定の出力電圧範囲にのみしか本方法を適用することができなかった。

【0006】そこで、本発明は上記問題点に鑑み、主トランスの構造を複雑化させることなく、いかなる出力電圧範囲に対してもMOS型FETを充分に動作させることの可能なスイッチング電源装置を提供することを目的とする。

【0007】また本発明の他の目的は、二次整流回路としてMOS型FETを用いた場合、簡単に補助電源回路を得ることの可能なスイッチング電源装置を適用することにある。

[8000]

【課題を解決するための手段】本発明は、主トランスの一次巻線に印加される直流入力電圧をスイッチング素子のオン、オフ動作により断続して所定の直流出力電圧を得る電力変換回路と、前記主トランスの二次巻線に話起した電圧を整流するMOS型FETと、前記主トランスの二次巻線両端にその一次巻線が接続され二次巻線から前記MOS型FETに駆動信号を供給する前記主トランスとは別体のドライブトランスとからなるものである。【0009】また本発明は、前記ドライブトランスに補助巻線を巻回し、この補助巻線に前記スイッチング素子をオン、オフ制御する制御回路の補助電源回路を設けたものである。

[0010]

【作用】上記構成により、スイッチング索子のオン、オフ動作に伴い、主トランスの二次巻線に一次巻線に比例した電圧が誘起されると、この主トランスの二次巻線側に接続されたドライブトランスの二次巻線にも一次巻線に比例した電圧が誘起される。したがって、スイッチング素子のスイッチングに同期して、MOS型FETを動作させるのに充分な電圧の駆動信号がこのFETに供給される。

[0011]

【実施例】以下、本発明の各実施例を添付図面に基づい て説明する。図1は本発明の第1実施例を示し、同図に おいて、21は一次側と二次側とを絶縁するパルストラン スからなる主トランスであり、この主トランス21の一次 巻線21Aとスイッチング素子たるMOS型FET22との 直列回路が電力変換回路23として入力端子+Vin,-Vin間に接続され、入力端子+Vin、一Vinを介 して直流入力電圧Viが一次巻線21Aに印加されるよう になっている。また、主トランス21の一次巻線21A間に は、主トランス21のフライバック電圧をクランプするM OS型FET25とブロッキングコンデンサ26との直列回 路が接続される。各FET22、25のドレイン・ソース間 には、図示しないが各々固有のキャパシタンス値をもつ キャパシタと、ボディーダイオードとの並列回路がFE T22, 25自体の特性として存在する。さらに入力端子+ Vin, -Vin間にはコンデンサ27が接続される。そ して、これらFET22, 25のゲートには、制御回路たる パルス幅制御回路28からの制御信号が適当なデッドタイ ムを持ちながら交互に与えられ、この駆動信号のパルス 幅を制御して電力変換回路23を構成するFET22をオ ン、オフ動作させることにより、主トランス21の一次巻 線21Aに印加される入力電圧Viを断続して、所定の直 流出力電圧Voを出力端子+Vout、-Voutより 得るようにしている。

【0012】主トランス21の二次側の構成について引き 続き詳述すると、主トランス21の二次巻線21B, 21Cは 出力端子+Voutに接続されるセンタータップにより 二分割され、二次巻線21B, 21Cの両端間には、ドライ ブトランス31の一次巻線31Aが接続される。このドライ ブトランス31は前記主トランス21と別体のパルストラン スから構成され、一次巻線31Aのドット側端子が主トラ ンス21の二次巻線21Cのドット側端子に接続されととも に、二次側には後述する各FET33.34のゲートに駆動 信号を供給する二次巻線31B, 31Cと、補助電源回路32 に電力を供給する補助巻線31Dが各々巻回される。補助 電源回路32は補助巻線31Dに誘起された電圧を所定の直 流動作電圧に変換して、各FET22, 25をオン, オフ制 御するパルス幅制御回路28などの各種回路に供給するも のであり、その構成は種々の電源回路を適用できる。一 方、33.34は二次整流回路として整流ダイオードの代わ

りに設けられ、主トランス21の二次巻線21B, 21 Cに誘 起した電圧を整流するMOS型FETであり、このFE T33、34は、効率を上げるために例えばオン抵抗が低い などの同期整流方式に適した特性を有していることが好 ましい。また、各FET33,34のドレイン・ソース間に は、ソース側にアノードが接続されるボディーダイオー ド35、36が存在する。FET33のドレインは、主トラン ス21の二次巻線21日の非ドット側端子に接続されるとと もに、このFET33のゲートは、ドライブトランス31の 二次巻線31日のドット側端子に接続される。また、FE T34のドレインは、主トランス21の二次巻線21Cのドッ ト側端子に接続されるとともに、このFET34のゲート は、ドライブトランス31の二次巻線310の非ドット側端 子に接続される。そして、各FET33,34のソース、お よびドライブトランス31を構成する二次巻線31日の非ド ット側端子と、二次巻線31Cのドット側端子が共通して 出力端子-Voutに接続される。なお、37は出力端子 +Vout. -Vout間に接続された平滑コンデンサ である。

【0013】次に、上記構成につきその作用を説明す る。先ず、主トランス21の一次側において、パルス幅制 御回路28からの駆動信号により、FET22をオン、オフ 動作させることによって、入力電圧Vinが主トランス 21の一次巻線21Aに断続的に印加される。一方、FET 25は前記FET22と交互にオン、オフを繰り返し、か つ、各FET22、25のオン、オフ切換わり時において、 一定のデッドタイムが存在するようにパルス幅制御回路 28を介して制御される。このとき、FET25がターンオ フしてからFET22がターンオンするまでのデッドタイ ム間に、主トランス21の一次巻線21Aに蓄積されたエネ ルギーによりFET22内に存在するキャパシタを放電さ せ、かつ、FET22がターンオフしてからFET25がタ ーンオンするまでのデッドタイム間に、一次巻線21Aに 蓄積されたエネルギーによりFET25内に存在するキャ パシタを放電させるように各FET22, 25をスイッチン グ制御すれば、各FET22、25のスイッチング損失は最 小になり、零電圧スイッチングが達成される。

【0014】上記各FET22、25における一連の動作中、FET22がターンオフすると、主トランス21の一次巻線21Aにはフライバック電圧が発生し、一次巻線21Aは電流の連続性を維持する一種の定電流源として作用するが、FET25がターンオンすると一次巻線21Aに発生するフライバック電圧は低インピーダンスのブロッキングコンデンサ26に充電され、略一定の値にクランプされる。したがって、一次巻線21Aの両端電圧は略矩形状に波形整形されることになる。

【0015】一方、主トランス21の二次側では、各FET22, 25のオン、オフ動作に伴って、一次巻線21Aに比例した電圧が二次巻線21B, 21Cに発生するとともに、ドライブトランス31の各二次巻線31B, 31Cおよび補助

巻線31 Dにも、一次巻線31 Aに比例した電圧が発生す る。先ず、FET22がターンオンすると、一次巻線21A のドット側に正極性の電圧が加わり、二次巻線21B. 21 Cのドット側に正極性の電圧が誘起される。また、ドラ イブトランス31の一次巻線31Aにはドット側に正極性の 電圧が印加され、二次巻線31B, 31Cおよび補助巻線31 Dのドット側に正極性の電圧が誘起される。FET33の ゲート・ソース間には、このFET33をターンオンさせ るのに充分な電圧が二次巻線31日から供給され、FET 33のソース・ドレイン間は導通状態となるが、FET34 のゲート電位はソース電位よりも低くなり、FET34の ソース・ドレイン間はオフ状態となる。したがって、二 次巻線21 Cから F E T34のソース側に流れ込もうとする 電流は、FET34のボディーダイオード36によって遮断 され、二次巻線21B→出力端子+Vout→出力端子-Vout→FET33 (またはボディーダイオード35) → 二次巻線21Bの経路で出力電流が供給される。

【0016】次に、FET22がターンオフすると、今度 は一次巻線21Aの非ドット側に正極性の電圧が加わり、 二次巻線21B, 21Cの非ドット側に正極性の電圧が誘起 される。また、ドライブトランス31の一次巻線31Aには 非ドット側に正極性の電圧が印加され、二次巻線31B. 31 Cおよび補助巻線31 Dの非ドット側に正極性の電圧が 誘起される。FET34のゲート・ソース間には、このF ET34をターンオンさせるのに充分な電圧が二次巻線31 Cから供給され、FET34のソース・ドレイン間は導通 状態となるが、FET33のゲート電位はソース電位より も低くなり、FET33のソース・ドレイン間はオフ状態 となる。したがって、二次巻線21日からFET33のソー ス側に流れ込もうとする電流は、FET33のボディーダ イオード35によって遮断され、二次巻線21 C→出力端子 +Vout→出力端子-Vout→FET34(またはボ ディーダイオード36) →二次巻線21 Cの経路で出力電流 が供給される。こうして、FET22のオン、オフ動作が 繰り返される毎に、二次巻線21B. 21Cから交互に出力 電流が供給されることにより、平滑コンデンサ37を介し て出力電圧Voが発生する。

【0017】以上のように上記実施例によれば、主トランスの二次巻線に誘起した電圧を整流する二次整流回路として、一対のFET33、34を用いたスイッチング電源装置において、主トランス21とは別体のドライブトランス31の一次巻線31Aを、主トランス21の二次巻線21B、21Cの両端に接続するとともに、ドライブトランス31の二次巻線31B、31Cの両端を各FET33、34を動作させ、ソース間に接続することによって、主トランス21の構造を一切複雑化させることなく、FET33、34を動作させるのに充分な電圧の駆動倡号を二次巻線31B、31CからFET33、34に供給することができる。したがって、出力電圧V。が5V以下の低電圧であっても、ドライブトランス31を主トランス21の二次巻線21B、21Cに接続す

るだけで、スイッチング索子たるFET22に同期してFET33、34を充分にオン、オフ動作させることができるとともに、主トランス21に補助巻線を巻回す必要がなく、その製造コストを低減することが可能となる。なお、本実施例の場合、主トランス21の二次側が全波整流型であれば、電力変換回路23の構成が変わっても、同一の効果がもたらされる。

【0018】また、請求項2に対応して、ドライブトランス31に補助巻線31Dを巻回し、この補助巻線31DにFET22. 25をオン、オフ制御するパルス幅制御回路28の補助電源回路32を設けたことによって、別のトランスを装置内に付加することなく、FET33、34を駆動させるドライブトランス31を利用して、簡単に補助電源回路32を得ることができるようになる。

【0019】さらに、実施例上の効果として、各FET33、34に駆動信号を供給するドライブトランス31を主トランス21の二次巻線21日、21Cに接続するとともに、主トランス21の一次巻線21 A間にこの一次巻線21 Aのフライバック電圧をクランプするFET25とブロッキングコンデンサ26との直列回路を接続することにより、一次巻線21 Aに発生するフライバック電圧はFET25がターンオンすると略一定の値にクランプされ、FET22のターンオフ時に主トランス21の二次巻線21日、21 C側に過大な電圧が誘起されなくなる。したがって、ドライブトランス31およびこのドライブトランス31の二次巻線31日、31 Cおよび補助巻線31 Dに接続されたFET33、34や補助電源回路32に過電圧が加わることを防止することができる。

【0020】次に、本発明の第2実施例を図2に基づき 説明する。なお、前述の第1実施例と同一部分には同一 符号を付し、その共通する部分の詳細なる説明は省略す る。図1に示す第1実施例と異なる点は、本実施例では 電力変換回路23としてフォワード型のコンバータを用い ていることにあり、これに伴って、FET33,34の接続 位置なども異なっている。すなわち、入力端子+Vi n, -Vin間には、電力変換回路23を構成するトラン ス21の一次巻線21Aとスイッチング索子たるFET22の 直列回路が接続され、パルス幅制御回路28からの駆動信 号によりFET22をオン、オフ動作させることで、入力 電圧Vinが断続的にトランス21の一次巻線21Aに印加 される。また、トランス21の二次巻線21日には、二次整 流回路としてボディーダイオード35,36を備えたFET 33, 34の他に、チョークコイル41および平滑コンデンサ 37が接続され、トランス21の二次巻線21日に誘起された **電圧がこれらの各素子を介して整流平滑される。一方、** FET33は出力電圧-Voutライン間に挿入接続され るとともに、FET34は主トランス21の二次巻線21B間 に接続され、FET33のゲートはドライブトランス31の 二次巻線31Cのドット側端子に接続されるのに対し、F ET34のゲートはドライブトランス31の二次巻線31日の

非ドット側端子に接続される。そして、二次巻線31Bのドット側端子と、二次巻線31Cの非ドット側端子が、いずれもFET33、34のソースである出力電圧-Voutラインに接続される。なお、図示しないが、ドライブトランス31に第1実施例と同様に補助巻線を設け、この補助巻線に接続された補助電源回路によりパルス幅制御回路28に動作電圧を供給するようにしてもよい。この場合には、FET33、34を駆動させるドライブトランス31を利用して、簡単に補助電源回路を得ることができるようになる。

【 O O 2 1】本実施例においては、パルス幅制御回路28から所定のパルス幅を有する駆動信号がFET22に与えられることにより、FET22がオン、オフ動作を繰り返すが、FET22がターンオンすると、主トランス21は二次巻線21Bのドット側に正極性の電圧が誘起され、ドライブトランス31の二次巻線31B、31Cのドット側に正極性の電圧が誘起される。このとき、FET33のゲート電位はソース電位よりも高くなり、FET33のソース・ドレイン間はオン状態となるため、二次巻線21B→チョークコイル41→出力端子+Vout→出力端子ーVout→FET33(またはボディーダイオード35)→二次巻線21Bの経路で出力電流が供給されるとともに、チョークコイル41にエネルギーが蓄えられる。

【0022】次に、FET22がターンオフすると、今度は主トランス21の二次巻線21日の非ドット側に正極性の電圧が誘起される。そして、ドライブトランス31の一次巻線31Aには非ドット側に正極性の電圧が印加され、二次巻線31B、31Cの非ドット側に正極性の電圧が誘起される。FET34のゲート・ソース間には、FET34をターンオンさせるのに充分な電圧が二次巻線31日から供給され、FET34のソース・ドレイン間は導通状態となる。したがって、この場合には、チョークコイル41〜出カ端子+Vout→出力端子-Vout→FET34(またはボディーダイオード36)→チョークコイル41の経路で出力電流が供給される。

【0023】以上のように、電力変換回路23としてフォワード型コンパータを有する本実施例においても、第1実施例と同様に、主トランス21とは別体のドライブトランス31の一次巻線31Aを、主トランス21の二次巻線21Bの両端に接続するとともに、ドライブトランス31の二次巻線31B、31Cの両端を各FET34、33のゲート・ソース間に接続することによって、主トランス21の構造を一切複雑化させることなく、FET33、34を動作させるのに充分な電圧の駆動信号を、ドライブトランス31の二次巻線31B、31CからFET34、33に供給することができる。

【〇〇24】図3は本発明の第3実施例を示すものであり、前述の第1実施例と同一部分には同一符号を付し、 その共通する部分の詳細なる説明は省略する。本実施例 は、電力変換回路23としてフライバック型のコンバータを用いている点が注目される。この場合、二次整流回路として用いられるFET33は、出力電圧-Vout寿線31Bより駆動信号が供給されるようになっている。FET33のゲートは、二次巻線31Bの非ドット側端子に接続されるが、二次巻線31Bのドット側端子に接続される。なる出力電圧-Vout寿インに接続される。なお、図示しないが、ドライブトランス31に第1実施のとは、アースである出力電圧・Vout寿線に接続された補助巻線を設け、この補助巻線に接続された補助電源回路によりパルス幅制御回路28に動作電圧を供給するようにしてもよい。この場合には、FET33を駆動させるドライブトランス31を利用して、簡単に補助電源回路を得ることができるようになる。

【0025】しかして、FET22がターンオンすると、主トランス21の二次巻線21日にはドット側に一次巻線21日に比例した正電極の電圧が誘起される。このとき、ドライブトランス31の二次巻線31日はドット側端子に正電極の電圧が誘起されるため、FET33のソース・ドレイン間はオフ状態となり、主トランス21の二次巻線21日から出力電圧—Voutラインに流れ込もうとする電流は、ダイオード35により阻止される。したがって、主トランス21の一次巻線21Aには、エネルギーが蓄えられることになる。

【0026】一方、FET22がターンオフすると、主トランス21の二次巻線21日には非ドット側に正電極の電圧が誘起される。このとき、ドライブトランス31の二次巻線31日は非ドット側端子に正電極の電圧が誘起されるため、FET33のソース・ドレイン間は導通状態となる。したがって、この場合には、主トランス21の一次巻線21日に蓄えられたエネルギーが二次巻線21日から放出され、二次巻線21日→出力端子+Vout→FET33(またはボディーダイオード35)→二次巻線21日の経路で出力電流が供給される。

【0027】以上のように、電力変換回路23としてフライバック型コンパータを有する本実施例においても、第1および第2実施例と同様に、主トランス21とは別体のドライブトランス31の一次巻線31Aを、主トランス21の二次巻線21Bの両端に接続するとともに、ドライブトランス31の二次巻線31Bの両端をFET33のゲート・ソース間に接続することによって、主トランス21の構造を一切複雑化させることなく、FET33を動作させるのに充分な電圧の駆動信号を、ドライブトランス31の二次巻線31BからFET33に供給することができる。

【0028】なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲において種々の変形実施が可能である。

[0029]

【発明の効果】請求項1に記載のスイッチング電源装置 は、主トランスの一次巻線に印加される直流入力電圧を スイッチング素子のオン、オフ動作により断続して所定の直流出力電圧を得る電力変換回路と、前記主トランスの二次巻線に誘起した電圧を整流するMOS型FETと、前記主トランスの二次巻線両端にその一次巻線が接続され二次巻線から前記MOS型FETに駆動信号を供給する前記主トランスとは別体のドライブトランスとからなり、主トランスの構造を複雑化させることなく、いかなる出力電圧範囲に対してもMOS型FETを充分に動作させることが可能となる。

【0030】また、請求項2に記載のスイッチング電源 装置は、前記ドライブトランスに補助巻線を巻回し、この補助巻線に前記スイッチング素子をオン、オフ制御する制御回路の補助電源回路を設けたものであり、二次整流回路としてMOS型FETを用い、そのドライブにドライブトランスを用いた場合、簡単に補助電源回路を得ることが可能となる。

【図面の簡単な説明】

【図1】本発明の第1実施例を示す回路構成図である。

【図2】本発明の第2実施例を示す回路構成図である。

【図3】本発明の第3実施例を示す回路構成図である。

【図4】従来例を示す回路構成図である。

【符号の説明】

21 主トランス

21A 主トランスの一次巻線

21B, 21C 主トランスの二次巻線

22 MOS型FET (スイッチング索子)

28 パルス幅制御回路(制御回路)

31 ドライブトランス


31A ドライブトランスの一次巻線


31B. 31C ドライブトランスの二次巻線


31D ドライブトランスの補助巻線

32 補助電源回路

33, 34 MOS型FET







[図4]

